ESP32-P4 기반 센서 통합 보드 회로·PCB 설계

프로젝트 개요

ESP32-P4, BLE, RTK GNSS, dToF, IMU, microSD와 배터리 관리 회로를 하나의 소형 PCBA로 통합하는 회로·PCB 설계를 의뢰드립니다. 시중 개발보드를 조합하여 주요 부품의 기본 기능과 interface를 확인했으며, 참고 회로도와 공식 기술자료를 제공할 예정입니다. 납품자료를 이용하여 발주자가 JLCPCB에 직접 PCB·PCBA를 주문할 수 있어야 합니다. 부품 조달과 조립까지 가능한 업체는 PCBA 5대 제작비를 기본 설계비와 분리하여 선택 견적으로 제시해 주시기 바랍니다.

왜 이 프로젝트를 하는가

• 지금 상황: 시중 개발보드를 조합해 주요 부품의 기본 기능과 interface 동작까지는 확인했습니다. 참고 회로도와 공식 기술자료를 보유하고 있습니다.
• 이런 점이 우려됩니다: ① 처음 협의한 일정이 지켜지지 않고 ② 초기 논의에서는 문제없어 보였는데 결과물 품질이 기대에 못 미치는 상황. 하드웨어는 SMT까지 마친 뒤 문제가 드러나면 PCB 제작과 부품 조달을 처음부터 다시 해야 하고, 그 비용과 시간이 다시 발생합니다. 첫 제작에서 한 번에 나오게 하는 것을 이번 프로젝트에서 가장 중요하게 보고 있습니다.

필수 과업 범위와 결과물

1. 수행 범위

• 요구사항 검토, 세부 부품 선정 및 전체 회로설계
• Rail별 전력 계산과 MIPI·RF·전원·열 검토
• PCB placement, routing, artwork 및 DFM/DFA 검토
• JLCPCB 발주용 Gerber·BOM·CPL과 제조자료 작성
• JLCPCB portal upload를 통한 DFM·BOM mapping·CPL rotation 확인
• 회로도·PCB·library를 포함한 전체 native source 인도

2. 필수 과업

주요 구성

• Main processor: ESP32-P4NRW32X, in-package 32MB PSRAM
• BLE: ESP32-C6-MINI-1-N4, 내장 antenna
• RTK GNSS: ZED-F9P-04B
• dToF: VL53L9CXV0VE/1
• IMU: BMI088
• Boot flash: W25Q256JVEIQ 32MB NOR
• Storage: 사용자가 장착하는 64GB high-endurance microSD
• Battery: 보호회로가 적용된 1S Li-ion/Li-polymer, 공칭 3.7V·완충 4.2V, 용량 미정
• Charging·gauge: BQ25895·BQ27441 계열 우선 검토
• Charging input: USB-C 5V, charge/power 전용
• GNSS antenna connector: Board-mounted edge-launch 일반 SMA female

주요 processor와 sensor는 위 부품을 기준으로 합니다. Regulator, protection, load switch, level interface, connector 및 수동소자는 요구조건에 맞는 제조사 파트넘버로 제안해 주시기 바랍니다.

PCB 외형과 배치

• PCB X축 폭은 50.0mm 이하여야 하며 SMA 등 돌출 connector는 폭 산정에서 제외합니다.
• Y축 길이는 전기·RF·열·광학 조건을 만족하는 범위에서 최소화해 주시기 바랍니다.
• 단면 실장을 우선하며, 양면 실장이 필요하면 사전에 배치안을 제안해 주시기 바랍니다.
• VL53L9CX는 PCB 전면 상단에 직접 실장하고 외부 MIPI connector는 사용하지 않습니다.
• 일반 SMA female은 PCB 하단, microSD는 사용자가 쉽게 삽입·탈착할 수 있는 측면에 배치합니다.
• C6 내장 antenna는 제조사 keep-out을 확보할 수 있는 PCB edge에 배치합니다.
• USER BUTTON 2개, 상태표시 LED 1개, P4 hardware timer 출력용 sync LED 1개를 적용합니다.
• Sync LED가 VL53L9CX에 광학 간섭을 일으키지 않도록 배치와 차광을 검토해야 합니다.
• 상세 routing 전에 top/bottom placement PDF와 assembled STEP을 제출해 주시기 바랍니다.

Layer 수는 고정하지 않으며 원가계획은 6-layer를 기준으로 합니다. MIPI controlled impedance, 연속 reference plane, GNSS 50Ω RF route, C6 antenna keep-out, switching power와 GNSS RF 분리 및 주요 발열원과 sensor 간 열 이격을 충족하는 stackup을 제안해 주시기 바랍니다.

핵심 회로 요구사항

VL53L9CX

• ESP32-P4와 1-lane·1Gbps MIPI CSI-2로 직접 연결해야 합니다.
• MIPI lane에는 connector, 분기 stub 또는 일반 test pad를 두지 않아야 합니다.
• I3C, XSHUT, INTR 및 필요한 control signal을 연결해야 합니다.
• AP_CLK는 P4 I2S/APLL 기반 12.5MHz·1.8V 출력을 우선 검토하고, 면적 부담이 작으면 oscillator DNP option도 제안해 주시기 바랍니다.
• 전용 power rail, startup sequence, optical keep-out, reflow 및 no-wash 조건을 반영해야 합니다.

GNSS·IMU·microSD

• ZED-F9P UART, PPS, reset·boot strap 및 V_BCKP를 반영해야 합니다.
• ZED-F9P에서 SMA까지 50Ω RF route, active antenna bias, ESD 및 short protection을 적용해야 합니다.
• BMI088 accel·gyro는 SPI로 연결하고 각각의 DRDY를 P4 hardware capture 가능 pin에 연결해야 합니다.
• BMI088은 PCB 굽힘, button·card 조작력과 SMA 체결력의 영향을 적게 받도록 배치해야 합니다.
• microSD는 4-bit SDMMC, card detect, ESD 및 controlled power cycle을 적용해야 합니다.
• P4·C6 boot, reset, programming 및 recovery용 fixture pad를 제공해야 합니다.

저전력 및 전원 설계

• 저전력 설계가 필수입니다. 선정한 모든 IC, sensor, memory, microSD, LED와 추가 전원부품의 Sleep·Shutdown 전류 및 Active·Peak 전류를 최신 datasheet에서 확인하여 rail별 합계와 전체 전력을 계산해 주시기 바랍니다.

• Power-budget에는 부품번호, 수량, rail voltage, Sleep·Shutdown Typ/Max, Active Typ/Max, Peak current 및 datasheet revision을 포함해야 합니다. Regulator, power path, inductor, capacitor, battery protection, connector와 PCB power trace는 계산된 동시 Peak 값을 수용해야 합니다. Minimum battery voltage에서 동시 Peak와 startup/inrush가 발생해도 brownout, reset, rail 허용범위 이탈 또는 부품 과열이 없어야 합니다.

3. 결과물

• Altium 또는 KiCad native source와 전체 library
• PDF schematic
• Gerber ZIP, PTH/NPTH NC drill
• Fab drawing, stackup 및 impedance 정보
• JLCPCB 형식 BOM CSV와 CPL/centroid CSV
• Assembly·polarity drawing
• Bare PCB와 assembled PCBA STEP
• 최종 BOM, 편집 가능한 power-budget XLSX/CSV 및 pin/resource allocation표
• Test point·fixture drawing과 DFM/DFA report
• BOM에는 제조사 파트넘버, manufacturer, LCSC Part #, DNI/DNP, 승인 alternate 및 procurement status를 포함해야 합니다. CPL에는 designator, X/Y 좌표, top/bottom layer 및 rotation을 포함해야 합니다.
• Gerber·BOM·CPL이 JLCPCB portal에서 정상 인식되고 미해결 DFM·mapping·rotation 오류 없이 주문 가능한 상태를 기본 설계의 완료 조건으로 합니다. 설계 또는 제조자료 생성에서 비롯된 오류는 납품 완료 전까지 추가 비용 없이 수정해 주셔야 합니다.

선택 견적: PCBA 5대

• 수행 가능한 업체는 PCB 제작, 부품 조달, 5대 조립, AOI·필요 시 X-ray, rail voltage·short·current 기본검사, 조립 불량 rework·재검사, 배송·세금 및 customer-supplied 부품 처리비를 포함하여 별도 견적을 제시해 주시기 바랍니다.
• 지원 시 기본 설계비와 선택 PCBA 제작비, 예상 일정, 사용 설계도구, 제안 layer 수, 유사한 MIPI CSI-2·GNSS RF·고밀도 PCBA 설계 경험 및 주요 기술 제안을 함께 전달해 주시면 감사하겠습니다.

오픈 시점과 예산

• 목표 시점: 계약 후 한 달 이내 완료를 희망합니다. 확정된 마감은 아니지만 가능한 한 빠른 편을 선호합니다.
• 예산: 500만~1,500만원 (부가세 별도)

제안 포함 필수 사항

• 지원 내용은 아래 기준으로 검토합니다.

1. 파트너님께서 판단하시기에 어떤 부분이 완료되어야 이 프로젝트가 성공적으로 마무리되었다고 보시는지 제안에 포함해 주세요. 전문가로서 이 프로젝트의 결과물에 대한 의견 부탁드립니다.

2. 첫 제작에서 재작업이 발생하지 않도록 어떤 검증 절차를 두실지, 목표 시점 기준 주차별 일정과 중간 확인 시점을 제안에 포함해 주세요. SMT까지 마친 뒤 문제가 드러나면 재발주 비용과 기간이 다시 발생하는 구조라, 이 부분을 특히 중요하게 보고 있습니다.